

(54) PREPARATION OF SEMICONDUCTOR DEVICE

(11) 55-162224 (A)


(43) 17.12.1980 (19) JP (22) 6.6.1979 (21) Appl. No. 54-69850

(71) TOKYO SHIBAURA DENKI K.K. (72) KENJI SHIBATA(1)

(51) Int. Cl3. H01L21/26,H01L27/06,H01L27/12,H01L29/04,H01L29/72,H01L29/78

PURPOSE: To make the characteristic of a transistor uniform for improvement by applying the light beam or the electron beam to the polycrystalline or amorphous semiconductor layer on the substrate surface, before fabricating a transistor on this.

CONSTITUTION: A polycrystalline Si layer 3 is provided on a base comprising a semiconductor substrate 1 provided with an insulation layer, and to this, the laser beam is applied from above. Then an MOS transistor having a source 4, drain 5, gate oxide-film 6, gate electrode 7, insulation film 8, and electrodes 9~11 is fabricated. Since the laser irradiation causes many crystal defects and grain boundaries in the polycrystalline Si to disappear, impurities having been trapped by such defects and grain boundaries are electrically activated, so that a great number of electrons or holes are emitted. The mobility is also allowed to rise, so that the electric conductivity rises. In addition, the pressure tightness of P·N junction is allowed to rise, so that the leakage current decreases.



11.

(19) 日本国特許庁 (JP)

① 特許出願公開

# ⑩公開特許公報(A)

昭55—162224

O	識別記号	<b>庁内整理番号</b>	❸公開 昭和55年(1980)12月17日	
⑤Int. Cl. <sup>3</sup> H 01 L 21/26 27/06 27/12 29/04 29/72 29/78	BRANGE S	6684—5 F 6426—5 F 6426—5 F 7514—5 F 7514—5 F 6603—5 F	発明の数 審査請求	3 未請求 · · (全 9 頁)

## ∰半導体装置の製造方法

②特 願 昭54-69850

②出 願 昭54(1979)6月6日

⑫発 明 者 柴田健二

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内 ②発 明 者 恩賀伸二

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

代理 人 弁理士 則近憲佑 外1名

BE 4

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 基体表面化多病晶若しくは非晶質半導体層を被着する工程とこの半導体層に光ビーム若しくは電子ビームを照射し、またトランジスタを形成する工程とを偏えたことを特徴とする半導体装置の製造方法。

(2) 半導体基板上、又は該基板上に設けられた絶 級物層上に多額晶若しくは非晶質半導体層を形成 する工程と、該半導体層に光ビーム若しくは電子 ピームを照射し、また第1のトランジスタを形成 する工程と、この第1のトランジスタを形成 気的に接続される第2のトランジスタを前配半導 体基板に形成する工程とを偏えたことを特徴とす る半導体装置の製造方法。

(3) 絶機体基板上、又は該基板上に設けられた絶 級物層上に多時晶若しくは非晶質半導体層を形成 する工程と、該半導体層に光ビーム若しくは電子 ビームを照射し、また第1のトランジスタを形成 する工程と、この第1のトランジスタに対して電 気的に接続される第2のトランジスタを前配基板 上に設けられた単結晶半導体層に形成する工程と を備えたことを特徴とする半導体装置の製造方法。

3. 発明の静細な説明

本発明は改良された半導体装置の製造方法に関する。

12

特開昭55-162224(2)

れて易動度が低下する、 V) PN接合の耐圧が低くり ーク電流も大きい、 TD 少数キャリアの寿命が短い、 での耐圧が低い、 での多くの欠点を有する。

本発明の他の目的は前記トランジスタを例えば インパータ回略のロードトランジスタに適用する ととにより、高集機化、高速化及び低消費電力化 し待る半導体装置の製造方法を提供することであ る。

(3)

爾定によれば、レーザー照射後にかいては自由電子の機能は  $2\sim4$  倍に増加し、空間電荷分布領域は  $1/_2\sim1/_3$  に波少した。

第1回は電子機回折写真で、レーザーパワーを 増加していた場合の多時品シリコンの結晶性を示 すものであるが、最初(4)で非晶質に近い多時品シ リコンの状態にあったものがパワーを増加するに 従って(b)のように単時品に近い多時品シリコンに

(4)

変わってゆく様子が観察出来る。しかしながらさらにパワーを増加させると多糖品シリコン順は一部で終ばし、使用に耐えなくなる。この障界のパワーは多斑晶中の不純物量が多くなるに従いかさくなり、また不純物導入法が拡散よりイオン注入 法において小さい。

これは多結晶シリコンのレーザーパワー吸収を に依存するもので吸収をの多い多結晶シリコン層を 現外さなパワーで臨界に適当なパワーを選んである。 特局シリコン層によって適当なパワーを選んでレーザー光線を照射し、所期の状態を達した時本で 数層中にトランジスタを形成するとにより本発 明の効果を吸大機に利用することができる。また このような効果は電子ビーム照射の場合にも期待 出来る。

以下に本境明を各典機例につき図面を参照して

実施例(1)

Q.

第2 図はこの 周1 の実施例で作成した袋 重新面 図である。 均ちまず半導体 素板 1 の上に絶縁物層 2 を設けた基体を用い、その上にたとえばポロンをドーブした 1 µm の厚さの多結晶シリコン 幅 3 を形成し、上からレーザー光線を照射する。 ここで用いたレーザー光線は光線が Nd-YAGであり 避音波セルによって連続 Qスイッチ動作する。 発掘 接及 L 1.0 64 µm であり、 発掘 繰り返し 暗波数 は 10 KHz、 バルス巾約 200 nsec であり、 コンデンサーレンズで絞り込んでいる。 尚、 本明 短暂では 相配 1.0 64 µm 痹可 視光以外のレーザーもレーザー た暇として光とームの後いをする。 レーザーパワーは 1.0 walt であり、 多峭晶シリコン 歯上では 45~53 MW/cm² に相当した。

との後公知の方法にてロチャンネルMOSトランジスタを形成した。ここで、4.5 はたとえば此本を拡散して形成したソース・ドレイン、6 は熱壌化によって形成したゲート酸化镁、7 はたとえば砒素をドープした多時品シリコンよりなるゲート電低、8 は絶縁難、9,10,11 はたとえばアルミニウムによって形成された電電である。

本境旅例の場合、多結晶シリコン港3は半導体 -

· . L

(6

**茘板1の上に直接形成しても構わない。本実施例** において半導体基板 1 は P 型でも N 型でも構わな い。また本実施例では多額晶状態のシリコン中に 形成されているnチャンネル MOSトランジスタを 得るが、N型の多箱品シリコン中にPチャンネル MOSトランジスタを形成しても押わない。

第3回はこの第2の実施例により作成した装債 の斯薗図である。即ちます半導体基板 101 の上に 聽談物僧 102 を設けその上にたとえばリンをドー プレた 2μmの厚さの多倍晶シリコン層 103 を形成 し上からレーサー光機を照射する。との後公知の 方庆にて n-p-n パイポーラトランジスタを形成し た。ここで 104 はたとえば砒素をドーブしたエミ ッタ店、 105 はたとえばポロンをドーブしたべー ス層、 106 はたとえば砒素をドープしたコレクタ 一省であり、 107 は絶縁膜、 108 ~ 110 はたとえ **ばアルミニウムによって形成された電源である。** 本実施例の場合、多結晶シリコン層 103 は半導体 蓋板 101 の上に直接形成しても構わない。本実物

(7)

本実施例の場合、多結晶シリコン層 203 は単結 晶純級体基板 201 の上に直接形成してもかまわな い。また本実施例ではP型不純物を含んだ多結晶 シリコン脳中化 n チャンネル MOSトランジスタを 形成したが、N型不純物を含んだ多結晶シリコン 腊中 化Pチャンネル MOSトランジスタを形成して も構わない。また単結晶絶像体基板としてはサフ ァイアを用いたがこれはスピネルまたはその他の ものでも構わない。

以上第1~3の実施例では出発材料として多糖 晶半導体層を用いることにより最終的に多軸晶状 **櫻の半導体 猫中 にトランジスタが形成されている。** また非晶質半導体層を出発材料として用いること

第5回は今回形成したMOSトランジスタの特性 、 文単語品/S()8中、及び多档品/S()8中に形成し 9枚数 た MOSトランシスタの特性と比較して示したもの である。 図にかいて曲線(a) は本実施例による実施 例(2)のレーザー限射した多線晶状態の SI中K股け られてなる 808トランジスタ(B)は多結晶/ 808中

特開昭55-162224(3)

例において半導体基板 101 はP型でもN型でも構 わない。また本実施例ではリンをドーブした多菇 品シリコン中代 a-p-a パイポーラトランジスタを 形成したが、P型の多額品シリコン中に p-n-p バ イポーラトランジスタを形成しても構わない。

第4因はこの第3の実施例により作成した装置 断面図である。 すなわちたとえば(1012)面のサフ ァイア単紺晶 碁板 201 の上に絶象物層 202 を設け その上にたとえばP型不純物を含む厚さ約 0.7 μm の多結晶シリコン階を 203 を 450 ~ 550 ℃の成長 温度で形成し、上からレーザー光線を照射して該 層の特性を改善する。この後公知の方法にてaヶ ャンネル MOSトランジスタを形成した。ここで 204,205 はたとえば砒素を拡散して形成したソー ス. ドレイン、206 は熱酸化によって形成したゲー ト酸化膜、 207 はたとえば砒素をドープした多額 最シリコンよりなるゲート電極、 208 は絶縁膜、 209 ~ 211 はたとえばアルミニウムによって形成 された電板である。

のもの、(c)は単結晶/ 808中のトランジスタのゲ ート電圧に対する電子のHa88 易動度を示したもの であるが、(a)の場合には(b) K 比べて(l) 易動度が非 常によく改善され、(II) 易動度のばらつきが改善さ れている。 450 ~ 550 じで気相成長させた多貯品 シリコン膜は前配の如く P-N 接合のリーク電流、 耐圧不良等の理由で本来素子として十分利点を発 擇できないが本実施例のようにレーザーを照射す ることにより、特化ある権の回路の貫子回路乗子 としては特徴的に利用しりることがわかる。すな わち(1)は消常の(c)の場合に比べると易喚度が約半 分であるから、電子回路のとりわけインペーチー のロードに採用することによりその利点を充分K 発揮することができる。

森 6 図は第 4 の実施例により形成した装置断面 図であるが則ち単結品絶像体たとえばサファイア 基板 301 の上に船線物層 302 を殺けその上にたと えばN型不純物を含む厚さ約2.umの多褶晶シリコ ン暦 303 を形成し上からレーザー党級を照射して

. 80-----

特別昭55-162224(4)

ーメーを構成したものである。また(a)~(c)はその 工程手順を示す。(2)図において、 P 22半導体 落仮 401 上の一部に案子間分離のためのフィールド酸 化膜 402 をさらに熱機化により約 700 Åの熱機化 膜 403 を全面に形成する。ひき続いて多結晶シリ コンを全面に推積し、写真飽駕法によりエッチン ダ除去してドライメー素子用としての第2のトラ ンジスタのゲート電極 404 、並びにロード素子用 としての第1のトランジスタ形成用の島状領域 405 を形成する。この島状領域はゲート電極 404 に先がけて形成することもできる。この場合には 工程がやや異なり、第1のトランジスタと第2の トランジスチのゲート電極は同時に形成すること

本実施例においては(a)の段階が終了後(b)で示す ように公知の方法にて第1のトランジスタのゲー ト 散化膜 406 並びにゲート 電極 407 を形成し、そ の後たとえば砒紫を拡散して、第1。第2のトラ ンジスタのソース . ドレイン 408,409,410,411 を それぞれセルファライン方式で同時に形成する。

02

該層の特性を改善する。との後公知の方法にて n-p-n パイポーラトランジスタを形成した。とと で 304 はたとえば砒素をドープしたエミッタ層、 305 はたとえばポロンをドープしたペース層、306 はなとえば砒素をドープしたコレクター層であり、ingg 307 は絶縁膜、 108 ~ 110 はたとえばアルミニウ ムによって形成された電板である。

本実施例の場合、多結晶シリコン層 303 は半導 体蓋板 301 の上に直接形成してもかまわたい。ま た本実施例では、N型不純物を含んだ多結晶シリ コン 膳中 に n-p-n パイポーラトランジスタを形成 したが、P型多結晶シリコン層中に p-a-p パイポ ーラトランジスタを形成しても構ない。また単語 晶絶線体基板としてはサファイアを用いたが、と れは、スピネルまたはその他のものでも構わない。

第7図(c)は第5の実施例により形成した装置断 面図である。即ちレーザー服射した多糖品シリコ ン中にMOSトランジスタを形成し、これと半導体 碁板中に形成した MOSトランジスタとよりインパ

その後(c)で示すように層間絶機膜 412 を形成し、 護機淑り出し用孔を開けたのちたとえばアルミニ ウムによって配線 413,414,415,416,417 を形成し 第1.第2のトランツスタを結合してインバータ - 回路を完成する。

83.1 のトランジスタ、第.2 のトランジスタの形 成工程には積々の方法があり、たとえば本実施例 のごとく何時に形成する方法、または一方を形成 後油方を形成する方法などがあり、例えば半導体 暦形皮術に席2のトランジスタを形成することも 可能である。またとれ忆伴なって鳥状領域 405 の 形成時期及び方法も含めて種々の組合せが考えら れるが、本発明の主旨を造脱しない限りいずれの 方法をとってもよい。従ってそれぞれのトランジ スタのソース。ドレイン、及びゲート電廠性化す しも同時に形成される必要はない。(c)の工程では ドライバー末子である第2のトランジスタのドレ イン 411 は配線 415 によって次のロード虫子であ る 年1のトランジスタのソース 408 代 左為 がる。 1年版 i 従って工程によっては配線 415 の変わりに第1の

Q.

トランジスタのソース 408 を 411 と直接結ぶこと もできる。

第8図はこれらの菓子の平面図である。との平 面図でわかるようにロードはゲートとドレインが 結ばれているので飽和領域で動作するよりに記録 されている。またとのトランジスタはローテャン ネルエンヘンスメントタイプ素子として形成して ある。との場合インパーターの重要な8比は 1.2

第9図は第7図,第8図に示した装置の回路図 を示す。 電源は単一電源方式で VDD = +17V 、ド ライパー、ロードトランジスタ A,B のしきい値 VTD. VTL はそれぞれ+2.3 V、+1.3 V であった。

第 10 図は夫々 ドライバー , ロード両トランジス メ A ,B を単結晶半導体基板中に作り、本実施例に よるインパーターと同じ疫性を待るようにすなわ ちょ比を 1.2 死 なるように構成したものの平面図 である。これを併8図と比較すると、実施例では インパーターの占有面積を従来の約 65% 化離少で きることがわかった第 11 凶社本実施例の効果を動

### 持期昭55-162224(5)

特性で示す図である。すなわち8比を同じにした 本実施例による案子(第8図)と従来法による案 子(第 10 図)のインパーターの入力電圧に第 11~ 図(4)化示すような波形ングナルを入れた場合の出 力電圧の過度的特性を調べたものである。(b)では Vout 特性の結果を示しており、①は本発実施例に 1 対象 よる集子の出力減圧、②は従来法、すなわちロー ドトランジスタを単結晶中に形成した君子の出力 電圧を示すが、との2つを比較すると(1)①の方が 2~2.5 nsec 応答が速い、(I) 出力電圧のマージンが 大きいなどの利点があることがわかる。以上のよ りに本発明による利点は多く見られるが次のよう Kまとめることができる。(j)インペーターの構成 面 噴が 65%に縮少できる。(D.(!)の効果によりゲー ト基板間、ゲートーソース間、ゲートードレイン 世の明間が恒線できる。

さらに本実施例におけるロードトランジスタ、 即ち第1のトランジスタはドライバートランジス タ即ち鶏2のトランジスヨの上に重ねて形皮する

05

に過んでやることにより、さらに応用範囲が広が る可能性がある。との不純物凝加は多結晶シリコ ン堆積時に行たってもよいが推積後イオン住入ま たは拡散で行なってもよい。

このようにして不納物のドーブが終了したのち レーザー光線をあてることによって本発明の効果 を引き出すことができる。さらにレーザー無射は 一眠だけに眼定されるものではなく、多糖品シリ コン堆積技、ソース。ドレイン形成後、等何度で も行なりことができ、それにより業子の高速化が 遊成できる。

明代 第12 図はこの点 6 の実施を示す所面図である。 1990年 即ち単特品サファイア基板上の多糖品シリコンと 単結晶シリコン層にそれぞれ第1のトランジスタ 及び無2のトランジスタを形成も、インパーター を構成したものである。本実搬の効果及び性能の 赤本的た点は実施例(5)と同じであるが、基板とし てサファイアを用いているため袰子間分離がしゃ すくレーザー光線照射を辿り返すことにより、よ

ことも可能でその場合には占有面積は従来の約 $rac{1}{2}$ で済み無種種は剃2倍になると考えられる。本実 施例では第1、第2のトランジスタのケート賞値 は共化多結晶シリコンを用いたが鳴しのトランジ スタのゲート電価 407 はアルミニウムとし、誤? 図似の工程で配線と共に形成することもできる。

また本実施例では第1,第2のトランジスタ共 K a チャンネル MOSトランジスタとしたが、これ らのトランジスタはロチャンネル、または n-p-チャンネルの組合せでインパーターを構成しても かまわない。さらにエンハンスメント型、ディブ レッション型の組合せて多くの応用内が考えられ るが、そのすべての場合が可能である。また多時 聶シリコン中に形成される第1のトランジスタで はゲートとドレインを甜ぶことにより平に抵抗体 として用いることも可能である。このように第1 のトランジスタを抵抗体として用いる場合、また は本実施例のごとくインパーターのロードトラン **シスタとして用いる場合には島状領域 4∪5 の形成** 時において多結晶シリコン中の不純物機度を適当

08

り高速、高密度な柔子を形成することができる。 第 12 図(a)~(f) はその工程手順を示す。まず(a) にお いてはたとえば(Ī012)面の単硝晶サファイア落板 501 にP梨不純物を含む単結晶 (001) シリコン膜 502 を形成する。 抜膜の厚さは 0.7 #50 てあり、不 網物機度は 3.2×10<sup>15</sup>/cm<sup>2</sup> とした。その硬数膜を公 知のコッチング技術 KC より島状領域 502 としここ **に第2のトランジスタを形成し、インペーターの** ドライバーとする。

との工機においては基板はサファイアに吸定さ れる必要はなく、たとえば単額品スピネル、また はその他の卑結晶純軟体であってもかまわない。 次に向で示すよりに限化性雰囲気にかいて島状質 域 502 の表面に蒙化膜 503 をたとえば 950 Å 成長 させ、引き続き全面に多結晶が入りコン数 504 を 3.948年 成長させる。 女 K(c)の工程で放映 504 モスターニ ングして折たな鳥状仮娘 505 と弗2のトランジス メのゲート電極 504 としたのちレーザー元報を順 射する。との新元な島状領域 505 化は第1のトラ ングスタを形成(ロードトラングスタとする。と\_

の島状領域 505 はサファイア基板上に直接形成しているが、工程上、基板との間に絶襲膜が入って も何ら差しつかえない。

次に(d)の工程で不純物として砒素を含む spin-on-source 506と不純物を含まない Spin om - Source 506と不純物を含まない spin-on-source 507を服改造布し、ペーキングする。これらの膜の造布条件は本実施例ではそれぞれ回転数 3000 rpn、 誤厚 5000Åと 4000 rpn、 3850Åであり、ペーキングは 200でのオーブン中で 1 時間とした。その後被膜をパターニングして第1のトランジスタのゲート部分を開口した。

(e) の工程では、これを酸化性等圏気にて、砒素を拡散することにより、第2のトランジスタ、第1のトランジスタのソース・ドレイン 508,509,510,511 を形成した。この時 第1のトランジスタでは同時にゲート酸化膜 512 も形成される。またspin-on-source 順は絶縁膜 50でとなる。次に(5)の工程でたとえばアルミニウムによって第1のトランジスタのゲート電弧 516、それぞれのトランジ

ρn

特開昭55-162224(6)

スタの他電瓶 513,514,515,517 を形成し、本実施 例のインパーターを完成する。

第 13 図は本実施例によるインバータの平面図で あり、第14回は同じく本実施例の回路図である。 ことでロードトランジスタはロチャンネルエン ハンスメント型の MOSトランジスタであり、イン パーターの8比は 1.2 であった。電源は単一電源 方式で VDD = +17V ドライバー、ロードトランジ スタのしきい値はそれぞれ +23 V。+1.3 V であった。 第 15 図は本インパーターの Vout と Via との特性 を示す凶であり、 Vin =入力電圧、 Vout =出力電 圧、 V<sub>DD</sub> = 鬼 旗 電圧、 V<sub>T</sub> = しきい値を示す品状領域 505 化レーザー規射しなかったものを(A)化示し、 本実施例のレーザー限射したものを個にす。 似て はインパータの伝達特性は非常にゆるヤかである が囚ではこれがかなり攻奪されている。このため LSI回路とりわけ論理回路においては信号の転送 が高速 ぜ化され非常に有利である。また本実施例 と回じ特性のインパーターを従来技術で構成する 時に歯べて、本実施例では占有面積が約 65%とな

an

り集積度が大きく向上した。本実施例では(1012) 面のサファイア基板を属用いて説明したが(0001) 1 4466 面のサファイア基板を用いても同様の効界が得ら れた。この場合のドライバードランジスタを形成 するシリコン局状質難域の面方位は(111)面であり4986

では、インパーターにおいてはロー 2種匠ドトランタスターはドライパートランジスタより 高抵抗である方が設計上潤ましいため、ロードトランジスタは多時はカンリコン中にドライパーは単端 は シリコン中に形成してもかかっ タ 新科 は ファックスタのかートと ドレイーを 飲ま ことにより 単に 2年11年 のようにして でった 場のの回路図 である。 第16 図はこのようにして でった あっぱん に といても アンジスタ(の) よりもるインパーターに 抵抗体として シスタの) よりもるインパーターに 抵抗体として

ジスタ共のチャンネル MOSトランジスタであったがこれは共化 P チャンネル MOSトランジスタでもよいし、ロー、ローチャンネルの明合せでもよい。またエンハンスメント、ディブレッション 両まイブの組合せにより多くの応用例を考えることができる。以上の本発明の実施例による設明ではレーーザー光線による照射の場合についてのみ述べたが電子ビーム照射の場合においても明符できる。

本発明には以上の実施例の他にも多くが考えられるが、その他にも主旨を逸脱しない減り多くの使用法が考えられる。本発明では多くの実施例には多りの効果があるが、そのりち時にはりもすぐれ、重要である利点は、Dレーザー先級を始めとする。エピーム若しくは電子ビーム無射を用いて多糖品シリコン中に実用に供することができるようになった。

1)単糖品半導体に形成するトランジスタとは具等性のトランジスタを得ることができる。

1)単糖品半導体に形成するトランジスタとは具等

œ

ーター回路において約2倍の集積度を可能にし、 今までよりも高速動作を可能にした。 IPロードト ランジスタが A8 収いは Vio W. Ta , Nb , Ti ゲート 、 ドライベートランジスタが多額品シリコンゲート あるいはロードトランジスタが高抵抗であること、 あるいはロー , p- チャンネル、エンヘンスメント ディブレッションタイプ等の組合せにより設計上 多くの応用を可能とし、自由度を広げた、等であ

### 4. 図面の簡単な説明

第1図(a)(b) は夫々レーザー光裸照射前後の多結品 シリコンの電子回折写真、第2図は本発明の第1の実施例を説明するための装置断面図、第3図は 東 2 の実施例を説明するための装置断面図、第4図は 第5 図は本発明効果を電子の Hall 易動度につる 第5 図は本発明効果を電子の Hall 易動度につる 第5 図は第4 の実施例を 収明 する 為の 製造工程の 装置断面図、第8 図は第7 図(c)の 平面図、第9 図は第7 図(c)の 回路図、第10

特開昭55-162224(7)

図はロードトランジスタをレーデー光線非照射多結晶シリコンで形成した場合の装置平面図、第11図(a)(b)は失々入射シグナル、出力シグナルにつき本発明効果を説明する為の特性図、第12図(a)~(f)は第6の実施例を説明する為の製造工程所面図、第13図は第12図(f)の回路図、第15図は第12図(f)に示した装慮の特性図、第16図は第6の実施例の変形例を示す回路図である。

第5図に於いて

401 ··· P 型半導体基板

402 …フィールド酸化膜

403 --- 熟蒙化膜

404,407 … ゲート電極

405 … 高状领域

406 -- ゲート酸化膜

408,410 … ソース

409,411 … ドレイン

代理人 弁理士 則 近 憲 佑 (经か1名)


24

嗎 |図 (a)


Ç.




**(b)** 




- 0 E9




18 3 B




### 持開昭55-162224(8)





### 特開昭55-162224(9)



VM - VT V00 - VT

01 02 .03 04 0.5